



دانشگاه صنعتی شریف

دانشکده مهندسی برق

عنوان:

پیش گزارش شماره ششم

DS Laboratory: Pre-report No. 6

نگارش

عرشیا نورپور

دی ۱۴۰۴

بخش اول

توضیحات فرکانس آن ۵۰ مگاهرتز می باشد در نتیجه برای تاخیر ۲ ثانیه ای ۱۰۰ مگاکلک باید بگذرد. و در یک عدد ۲۷ بیتی می توان عدد ۱۰۰ میلیون را ذخیره نمود


بخش دوم

توضیحات

```
module VB1(input clk, output reg [0:0]LED);
    always@(posedge clk)begin
        LED = 1;
    end
    always@(negedge clk)begin
        LED = 0;
    end
endmodule
```

بخش سوم

توضیحات



```
module VB2(input clk, output reg [4:0]LED);
    reg [26:0] counter = 0;
    initial LED[0] = 0;
    reg stat = 0;
    always@(posedge clk)begin
        counter = counter + 1;
        if(counter == 'b1100100)begin // 'b101111101011110000100000000
            stat = 1;
            counter = 0;
        end
        if(stat)begin
            stat = 0;
            if(LED[0])begin
                LED[0] = 0;
            end else begin
                LED[0] = 1;
            end
        end
    end
endmodule
```

بخش چهارم

توضیحات

```

module VB3(input wire clk,input wire button1 ,input wire button2 ,output reg [4:0] LED);
    reg [3:0]state = 1;
    reg [27:0]counter = 0;
    reg [27:0]freq = 'b1011111010111100001000000;
    always@(posedge button2)begin
        freq = freq/2;
    end
    always@(posedge button1)begin
        freq = 2 * freq;
    end
    always@(posedge clk)begin
        counter = counter + 1;
        if(counter == freq)begin
            counter = 0;
            if(state == 10)begin
                state = 0;
            end else begin
                state = state + 1;
            end
            case (state)
                1 :LED = 5'b10000;
                2 :LED = 5'b11000;
                3 :LED = 5'b11100;
                4 :LED = 5'b11110;
                5 :LED = 5'b11111;
                6 :LED = 5'b01111;
                7 :LED = 5'b00111;
                8 :LED = 5'b00011;
                9 :LED = 5'b00001;
                10:LED = 5'b00000;
            endcase
        end
    end
end
endmodule

```

بخش پنجم

توضیحات

```

module VB4(input wire in_clk, input wire [1:0] mode, output reg out_clk);
    reg [27:0] counter = 0;
    reg [27:0] freq = 0;
    initial out_clk = 0;
    always@(mode)begin
        freq = (~mode[1])? ((~mode[0])? 12500000 : 83333333): ((~mode[0])? 6125000: 50000000);
    end
    always@(posedge in_clk)begin
        counter = counter + 1;
        if(counter == (freq/2))begin
            counter = 0;
            out_clk = ~out_clk;
        end
    end
end
endmodule

```